vhdl verilog

一个signal、 reg 不能同时在两个always 或者 process 中，synth 8-3352

【推广】 免费学中医，健康全家人
原文地址：https://www.cnblogs.com/xiaoxuesheng993/p/9234053.html