VHDL基本常识

std_logic_vector和integer需要通过signed或unsigned进行间接转换（强制转换）
a_std <= std_logic_vector(to_unsigned(a_int, width));  --将a_int 转换为向量signal
【推广】 免费学中医，健康全家人
原文地址：https://www.cnblogs.com/xiabodan/p/4038600.html