主存储器

主存储器

主存的基本组成

image-20201028192517052

主存和CPU的联系

image-20201028193339601

主存中存储单元地址的分配

image-20201028195340356

主存的技术指标

image-20201028201510431

半导体存储芯片简介

基本结构

  • 地址线

image-20201028204333260

2^10个存储单元（1024），每个单元有4位数据

  • 片选线

    image-20201028205209924

    /CS（chip select）

    /CE （chip enable）

  • 读写控制线

    image-20201028205141456

存储芯片片选线的作用

image-20201028210005308

半导体存储芯片的译码驱动方式

  • 线选法

    image-20201028212451205

译码器有4条输入地址线，可提供2^4=16个存储单元，对应需要16条输出线

给定一组输入地址，只有一条对应输出线有效

当地址线为20条，提供2^20=1M个存储单元时，输出线也需要1M（1000K = 一百万）条，不适合实际运用，故线选法只适合容量不大的存储芯片

  • 重合法

    image-20201028213629735

同样，若给出20根地址线，按照重合法将行列各安排十条，总共只需1K + 1K = 2K条译码输出线，远小于线选法的1M条，提高了芯片集成度

【推广】 免费学中医，健康全家人
原文地址：https://www.cnblogs.com/potofsalt/p/13893694.html