礼拜一出差，礼拜二同事需要测一下天线功能，帮她找工程文件，修硬件LPC2148，整理测试方法，结果弄了一天。前同事离职，交接工作没做好啊~各种坑~
昨天和今天，还是不死心，自己亲自动手焊几块自己做的板子，没有可能说全部元件自己亲手焊的可以，外面机贴回来的反而有问题的啊~实在是太不科学了~还没完，明天估计还要一天~
另外还是有试了下之前做好的ADF7012测试程序，一开始无输出图像，CE 脚电平搞错了，应该是高电平有效，Datasheet上的时序图有误
但是改好之后，频谱仪上看到的输出频率不稳定，虽然仿真是正确的
查了下资料，准备从以下几个方面着手：
1. CLK影响。原本设计中是有系统输入CLK24M，然后在子模块里面用计数器分频后用作参考源，估计不稳定
2. SPI时序设计结构问题。原本设计的是单状态的。写的时候，感觉应该那样写，就那样写了，结果还真仿出来一样，新手菜鸟表示细节都不知道。问题可能出在这里
3. 重要管脚RST EN 什么的，信号不稳定。
猜想应该肯定是数据各种亚稳态什么的，乱了。本来要输出864M，结果出来是848M，有频偏，送给ADF7012的实际数据有问题。
准备如下方案：
一：直接用DCM 给SPI供时钟
二：修改SPI的产生结构，用三端状态机试一下
三：用一下那个什么异步复位，同步释放
另外，看了很多资料说用CLK 同步打一拍，不是很明白啊~ 基础太不扎实了
需要重新去看看数电，看看最基础单元的Verilog表示方法，要搞懂我这么写一段verilog，实际上的电路应该是怎么样子的
需要去看看不同时钟域的同步方法， 看了两天还是云里雾里
这个礼拜还有3天，目标：
把手上的这7块板子全调试完，把ADF7012程序改完
下个礼拜目标：
基于DA和ADF7012，添加MSK解调模块，AGC模块，模拟接收端，测试AGC曲线
另外把上次改好的原程序下进板子里老化看看有没有其他问题
22号 ，时间不等人啊~ 加油！