paper:synthesizable finit state machine design techniques using the new systemverilog 3.0 enhancements之fsm1各种style的timing/area比较

整体说，一般还是用2段式，再加上output encodecd/default -X技巧。