2)稳定的Dk/Df参数（随频率及环境变化系数小）
3)材料厚度及胶含量公差小（阻抗控制好）
4)低铜箔表面粗糙度（减小损耗）
5)尽量选择平整开窗小的玻纤布（减小skew和损耗）
6)用一般的制程即可加工（加工性好）
7)材料可及时获得性
8)环保要求
在分析过孔前，还一个要补充说明上节走线时漏下的点，差分线内
等长绕线时，绕线的准则，如8所示
图8
?
过孔:
过孔对于PCB来说是一个连接相同信号不同层的桥梁
下边就用桥梁来类比过孔了
当一条路上，车都是小车，流量也不大时，可以用一座普通桥梁就
可以了（普通VIA）
当一条路上，车很多且川流不息，那就要保持整个通道的宽度不发
生变化了（高速VIA）
当一条路上，跑的车都是大车，那就要保持整个通道的最小宽度与
承载量了（电源VIA）
?
普通VIA与电源VIA没什么好说的，重点来分析高速信号下通道中
VIA的参数影响，还有一些注意点。
这节很多知识都是参考网络上的信号完整性分析下的结果，不过有
些经验，不要量化分析，也是可以直接用在平常的PCB设计中的。
?
首先下看下VIA的结构，如图9所示
? ? ? ? ? ? ?图9
包含有：过孔焊盘，板通孔，隔离盘
高速过孔，我们要保证它在整个通道的与其它元素的阻抗一致性，
就是从VIA的结构元素中，一个一个的优化它们，从而达到要求。
就是上边所说的过孔焊盘，板通孔，隔离盘这三个元素。
具体的优化过程，可以找些资料来看，因为我也不懂，我是应用为
主。有些资料应该可以分享：
Altera:? https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/an/an529.pdf
HFSS:? 有一个3D VIA生成插件（网络可以下载到，关键字：hfss 3d via Wizard）
?
现在来看来，TI的DEMO上是怎么处理的。
1：参考层的隔离圈，是差分对过孔共用一个椭圆型的隔离圈
（anti-pad）
?
2：差分对过孔旁边，都一个粉色过孔。这一对粉色过孔（GND网络
（广义一点，就是信号参考层的网络属性）），是为信号换层，提
供一个最近的回流路径（这一点很重要，也在大部分的高速PCB中
会频繁使用）
?
?
3：在PWR，signal层，如下图所示都有一个大椭圆隔离圈，就是把
差分对过孔和提供最近回流路径过孔与其实信号都做一定的隔离
（这图片一直上不了，可以在DEMO板上pwr,signal层做到具体形式）
?
4：在叠层那一节中，有提有俩个问题，关于叠层的安排问题，在
这里，来说说我的理解：
A：插件J2到U1的信号有点交错，所以走线就要有俩层，通过过孔
来调节线序，然后因为信号的原因，信号走线的每一层都必需要有
一个参考层来参考，所以要加俩个GND层，就4层了。然后再加
个PWR来走电源，其实这板子上的信号线都可以俩层走完，但为了
保持对称性与有钱任性，再加个signal层了。
B：还有个问题，用4层可以不可以？
?是可以的，但需要注意一些点
?假设叠层如：top-gnd-signal-bottom
1：差分信号的参考层（也就是说，要在bottom层的差分对上边的
参考层signal层处铺上GND铜皮，最重要的是还要打GND过孔，保持
优秀的连接性）
2：板子电源比较简单，完全可以在signal层，走出符合板子电源
要求的通道（必需要加强电源的通道上的滤波性能）
3：其它不太重要的走线，也可以走在signal层上
总结：最重要的是前面俩点，不能含糊。第三点可以折中处理
?
C：差分对为什么要走在top与bottom上，我可以不可以，走在内
层，叠层是这样的：top-gnd-signal-gnd-pwr-bottom，差分信号
走在top 与signal上？
可是可以，这样的走线，会引发一个新的问题via-stub（如图9所
示的过孔残桩），要解决这一问题，要加一个生产工序（背钻，把
过孔残桩给钻掉）
关于这方面的资料，搜索关键字：via stub, back drill
Altera:? https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/an/an529.pdf
?
5：过孔在通道等长处理时，也是一个不能忽略的元素，allegro中
有加入VIA数据来计算通道长度的选项。
这个选项正确应用的前提是，你在软件中的叠层设置要符合板子的
实际情况，不然的就，就算计算出来，也是错的。
?
过孔就到这里了，下面是焊盘的一些分析