7nm FinFET 版图的特点

https://www.cnblogs.com/yeungchie/

  • 所有 channel 的宽度为一个定值的整数倍。(尺寸上的约束)

  • 所有 Fin 必须都在 Track 上,且只能是一个方向,有 Fin Boundary 做参考。(器件摆放上的约束)

  • 所有 channel 列(左右)两则都必须有 dummy channel。

  • 一定区域内(PO Group)所有 poly 的 pitch 唯一。

  • 金属层 M0 ~ M2 为 Double Patterning 的形式,一层金属需要两张 Mask 进行两次加工。
    我的理解是 space 太小了,精度无法实现,所以通过曝光两次 metal 交错形成小 space 。EDA 内定义为 红/绿 的着色。

  • Cut PO / MD / M0 ~ M2 ,这几层多用 Cut 来做隔断,这样能够做出更小的 rule 。(M2 只有绿色 Patterning 可以 Cut)

  • space / width 在某些情况下(其实是大部分情况)为固定值,而不是 ≥ 多少就行。淦!

  • 因为有 OD(Active/diffusion)的地方就有 Fin ,所有 Guardring 上是一些寄生 mos 围城的 “环” 。(说是环实际上又不连续)

  • DRC error 会特别多,最复杂应该是M0了,从小模块的 FP 开始就频繁的去跑 DRC ,避免后面因为某个不能 ignore 的小 error 导致全部重画。

  • finb1 下的 M0 如果没有特殊需求,最小 pitch 用 0.42,即 W/S 选用 0.020/0.022 或 0.022/0.020 ,主要是被 contact 的 rule 约束了,具体看侧重于噪声还是压降。

  • 使用Calibre做物理验证需要提前开启 Enable Coloring 选项,Calibre → Setup → Layout Export ...

原文地址:https://www.cnblogs.com/yeungchie/p/13655161.html