l1 to l2, l2 to l3 读取数据称为正向的话， 那么方向读取数据，比如l3 to l2, l2 to l1 可以称为probe。
在多核运行的cpu时， core0 store data 到 l1, core1 想要读取相同地址的数据， 会从core0 的 l2 到l1读数据，这成为probe。
victim ：
当l1dcache 满了之后，还要store 新的cacheline, 这时就需要把以前的某个有效cacheline踢到l2, 这条被踢走的cacheline就被成为victim cache data， 当l2 满了的时候， 此时又需要store新的cacheline 到l2dcache, 那么就会把其中某个chacheline 变成victim踢到L3dcache 中， l3dcache中存的都是victim data（个人理解，不一定正确，有错再改）。