Single value range only allowed in SystemVerilog reg [7:0] ram[16]; 在 verilog 中是不允许的，只在 SystemVerilog 中允许。 ：） 高山仰止，景行行止。虽不能至，然心向往之。