1.这里我在赘述一下，关于给定容量的静态存储器的内部结构的分析问题。
比如给定的容量是1K×4位，那么静态存储器内部结构如何排布。这存储器中的基本单元电路的个数是1024×4=64×64,一定要明白行选择线是不变的。1K说明地址线只有10根，光行选择线就分去6根，构成64行，那么剩下的四根就分给列地址线。四根列地址线按照译码驱动的规则，右侧产生16根线，这16根线将四组列分区中的相同列连在一起。
理解的不对，这行的64根选择线确实来自于行地址线，但是64列的位线却并非来自四根列地址线。64根位线和下方的读写控制器是连在一起的，我们将64列分为四组。每组中的相同列都由4-16根线连在，如0000链接的是0,16，32,48。每个4-16列线都会链接4组列分组中的一列，这样输出就是四列数据，也就是四位数据。