1.第四章就是讲解存储器体系的，章节刚开始就介绍了存储器很多基本的概念。到目前，对于基本概念的认识还是不够深入。
2.讲到随机存取存储器，大脑还是很陌生。其实这个命名来自于存取方式，随机存取意味着随时随地可读可写。那么随机存取存储器具体属于存储器体系哪一层？通过查阅资料，我们发现，随机存取存储器是主存的一部分，应该来说，随机存取存储器和只读存储器共同构成了主存。
3.前述的存储器芯片和这里的随机存取存储器，以及基本单元电路都不是孤立的，相互之间都存在联系。我们从不同的角度，不同的层次会看到不同的东西。这些东西并不是固定不变的，唯一的，随着角度的变化，其中的一部分可能又产生了新的名词。
4.上一小节谈论到的半导体存储器芯片，无论是在随机存取存储器，还是在只读存取存储器，都会有。芯片是对层次的划分，属于上层，主存中哪一部分的存储器都不可能离开的。
5.对于随机存取存储器的概念，我们已经知道了。对于很多概念都会有个分类。这里分类的原因是，存储原理的不同。这样产生了静态的随机存取存储器和动态的随机存取存储器。
6.为了了解为什么会有静态和动态之分，必须深入剖析存储器件的结构。因此，本节我们解析静态和动态随机存取存储器基本单元电路。学习完基本单元电路，自然也就知道静态和动态的来源了。
讲解完基本单元电路后，又阐述了实际生活中的静态和动态的芯片，这样我们的理解将会更加深刻。
7.基本单元电路其实指的就是存储元件，只能存储一位二进制数。
8.在本节中，题目叫随机存取存储器，但是知识点在哪？如果我理解没错的话，分为这么三部分：随机存取存储器的分类，基本单元电路的结构，结合前述的半导体芯片的知识来阐述实际静态和动态基本单元电路组成的存储器芯片的工作。
两种基本单元电路必须要了解清楚，不然就不清楚为什么有这两种分类。
9.静态RAM的基本单元电路结构
在这里讲解基本单元电路的时候，还加上了一些其他的电路。通过元件结构和电路的共同讲解，不光可以了解结构，还可以明白整个器件是如何运作的。
静态RAM的基本单元电路的结构是由众多MOS管组成（在数字电路中，包含有对MOS管的讲解，自己对于MOS的作用还不了解），利用四个MOS管组成双稳态触发器，用来保存一位的二进制信息。另外四个MOS，两两作为导通行，列地址选择的器件。这里需要强调一点的是，处于行地址选择线上的两个MOS是属于基本单元电路的。这样一来静态随机存取存储器的基本单元电路是由六个MOS管组成的。
列地址选择线上的两个MOS管是不是在同一列中，只出现一次？左右两侧的位线，是不是单纯的就是一条长导线，从下往上衍生。
在这里，对于放大器的作用也不了解。
在读写操作中，行和列地址选择线都要启动的（上面的四个MOS管都要导通）。因为，基本单元电路是由线选法或者重合法确定的，在这两种译码驱动过程中，行或列地址线都是要启动的。
10.静态RAM是采用触发器工作原理来存储信息的，所以在信息读出后，信息依旧保存，不需要再生。但是失去电源后，原存信息会丢失，属于易失性半导体存储器。
11.静态RAM芯片的举例分析
这里芯片的容量是1K×4位，由于之前学习的时候都是1位的数据位，所以看到四位的有些疑惑，不知道怎么分析。
1K=1024,1024×4=4096,无论怎样设计，都应该有4096个基本单元电路。重合法驱动一个基本单元电路，按照容量4位的设计，单一的设计一个重合法是行不通的。因此，必须设计四组，每一组同时输出一位，这样四组就可以同时输出四位，这样就符合芯片4位的设计思路。
1K×4=4096=64×64,无论怎样，开始先布局64根行地址选择线和64跟列选择线，由于是四位的数据线，那么将64列分成四组，每组都用重合法输出一位。
这里的理解还有一些偏差或者说不深入。关于四组中列地址线的问题。1K=210,这就代表着有10根地址线，如何运用10跟地址线，达到上述的结果呢？将10跟地址线分为两组，其中6根，用于产生26=64根行地址选择线，这在四组中是共用的。同样的道理24=16根列地址线，这16跟列地址线，在四组中寻的列地址都是一样的，也是共用的。这样一来，正好运用了10跟地址线，产生了四位信息，这四位信息也对应着四位数据线。
12.这里还讲解了静态RAM的读写时序图。为什么要谈论时序图呢？
何谓时序？
对于读周期时序不了解。
为什么会有时序图，无论怎么谈论器件的结构和工作原理，都是有些空的。通过时序图，我们可以将各个部件的工作流程串起来，这才是现实中真实存在的。
动态RAM
1.动态RAM的分类以MOS管的个数来分，因为电容在哪一种中都有。这样就有了三MOS管和单MOS管动态基本单元电路。
这时又产生一个问题，为什么诞生了两种不同的MOS管动态RAM基本单元电路？
单MOS管的集成度比三MOS管的更高。
动态和静态只是存储原理不同，来区别的。那么为什么要开发不同原理的基本单元电路呢？