数字电路与系统-组合逻辑电路逻辑冒险

1.逻辑冒险的定义不熟悉。

2.完全不同于功能冒险,单个变量变化;多个变量非功能冒险,不是路径,是门延时?逻辑冒险仍然是静态冒险。

3.多个变量变化时,(变化瞬间产生静态冒险) 不产生功能冒险,还有可能产生逻辑冒险。

4.逻辑冒险是门延时不同而产生的。

5.谈论门延时长短,那说的是输出结果,这不同于功能冒险的路径。

6.讨论逻辑冒险门电路延时,必要时,可将门电路不变的输入端量忽略掉,这样分析时可以简单些。

7.逻辑冒险判定时,在逻辑函数表达式中,没有包含n-p个不变变量组合的乘积项,会有逻辑冒险的可能。→功能冒险没有了,逻辑冒险依然可能存在。

8.逻辑冒险是门延时导致的,如果能避免门延时影响到输出,就可以在电路中避免逻辑冒险。

9.表达式中存在多余项,AB+A'C=AB+A'C+BC 可避免门延时不同对电路影响,也就不会有逻辑冒险。→因此逻辑冒险是电路设计不合理导致的。为什么就避免了?

10.功能冒险可能发生,会不会同时有逻辑冒险发生。

11.功能冒险中,卡诺图的判别方法和逻辑公式法是一样的。→这样就解决了公式法成立的原因。

12.功能冒险借助两种说法都可以说通,逻辑冒险是在功能冒险排除的基础上,再建立是否有逻辑冒险的可能,而且借助的是公式法。(不变变量乘积是多余项)不在公式中,有逻辑冒险的可能。 F=AC'+BD'+CD   BC有逻辑冒险的可能,AC'D什么冒险都没有。

原文地址:https://www.cnblogs.com/wsw-bk/p/6483298.html