论5级流水32bit risc cpu设计

前段时间用verilog写了一个32bit的risc cpu,五级流水，下板调试已经完全可用，准备后期加入浮点运算器，因为最近事情超级多，因此暂时先把RTL图传上来供大家参考，后面我会讲具体怎么设计。希望大家多多关注 :)