jchdl

https://mp.weixin.qq.com/s/9S29BCTcJfbpR62ALjSidA

 
加法器。
 
参考链接
 
1.创建Adder4.java, 并生成构造方法和logic()方法
 
2. 根据逻辑原理,添加输入输出接口
输入输出线作为类成员存在。使用注解标明是input port还是output port。
 
3. 在构造方法中搜集输入输出线并调用construct()方法
首先调用父类即Module类的构造方法,以构建模块hierarchy。
然后逐个把输入输出参数与input/output port对应上。
然后调用construct()方法构造模块(调用一次logic()方法,搜集模块的assign/always代码块、子模块)。
 
4. 在logic()方法中创建assign/always代码块,以及子模块
这里包含一个assign代码块:当发生a, b的变化事件时,执行lambda表达式的方法,以更新s的值。
 
5. 创建inst静态方法方便后续使用
 
6. 创建main方法执行验证
运行结果为:
 
7. 生成Verilog
生成定制化模块名:
 
调用toVerilog()方法生成Verilog实现。
 
执行结果如下:
 
原文地址:https://www.cnblogs.com/wjcdx/p/9934537.html