多文件的Makefile

Linux下编写一般采用gcc编译工具，但gcc无法满足大量的文件同时编译，这是就用到Makefile，首先先介绍一下gcc

GCC编译的四个步骤

1.预处理，生成预编译文件（.文件）：

Gcc –E hello.c –o hello.i
2.编译，生成汇编代码（.s文件）：

        Gcc –S hello.i –o hello.s
    3.汇编，生成目标文件（.o文件）：
        Gcc –c hello.s –o hello.o
    4.链接，生成可执行文件：
        Gcc hello.o –o hello

在成功编译之后，就进入了链接阶段。在这里涉及到一个重要的概念：函数库。

一：自动化变量

　　在上述的模式规则中，目标和依赖文件都是一系例的文件，那么我们如何书写一个命令来完成从不同的依赖文件生成相应的目标？因为在每一次的对模式规则的解析时，都会是不同的目标和依赖文件。
　　自动化变量就是完成这个功能的。在前面，我们已经对自动化变量有所提涉，相信你看到这里已对它有一个感性认识了。所谓自动化变量，就是这种变量会把模式中所定义的一系列的文件自动地挨个取出，直至所有的符合模式的文件都取完了。这种自动化变量只应出现在规则的命令中。
下面是所有的自动化变量及其说明：

$@：表示规则中的目标文件集。在模式规则中，如果有多个目标，那么，"$@"就是匹配于目标中模式定义的集合。
$%：仅当目标是函数库文件中，表示规则中的目标成员名。例如，如果一个目标是"foo.a(bar.o)"，那么，"$%"就是"bar.o"，"$@"就是"foo.a"。如果目标不是函数库文件（Unix下是[.a]，Windows下是[.lib]），那么，其值为空。
$<：依赖目标中的第一个目标名字。如果依赖目标是以模式（即"%"）定义的，那么"$<"将是符合模式的一系列的文件集。注意，其是一个一个取出来的。
$?：所有比目标新的依赖目标的集合。以空格分隔。
$^：所有的依赖目标的集合。以空格分隔。如果在依赖目标中有多个重复的，那个这个变量会去除重复的依赖目标，只保留一份。
$+：这个变量很像"$^"，也是所有依赖目标的集合。只是它不去除重复的依赖目标。
$* ：这个变量表示目标模式中"%"及其之前的部分。如果目标是"dir/a.foo.b"，并且目标的模式是"a.%.b"，那么，"$*"的值就是"dir/a.foo"。这个变量对于构造有关联的文件名是比较有较。如果目标中没有模式的定义，那么"$*"也就不能被推导出，但是，如果目标文件的后缀是make所识别的，那么"$*"就是除了后缀的那一部分。例如：如果目标是"foo.c"，因为".c"是make所能识别的后缀名，所以，"$*"的值就是"foo"。这个特性是GNU make的，很有可能不兼容于其它版本的make，所以，你应该尽量避免使用"$*"，除非是在隐含规则或是静态模式中。如果目标中的后缀是make所不能识别的，那么"$*"就是空值。

　　当你希望只对更新过的依赖文件进行操作时，"$?"在显式规则中很有用，例如，假设有一个函数库文件叫"lib"，其由其它几个object文件更新。那么把object文件打包的比较有效率的Makefile规则是：
lib : foo.o bar.o lose.o win.o
ar r lib $?
　　在上述所列出来的自动量变量中。四个变量（$@、$<、$%、$*）在扩展时只会有一个文件，而另三个的值是一个文件列表。这七个自动化变量还可以取得文件的目录名或是在当前目录下的符合模式的文件名，只需要搭配上"D"或"F"字样。这是GNU make中老版本的特性，在新版本中，我们使用函数"dir"或"notdir"就可以做到了。"D"的含义就是Directory，就是目录，"F"的含义就是File，就是文件。

二：关于命令参数的变量

下面的这些变量都是相关上面的命令的参数。如果没有指明其默认值，那么其默认值都是空。

ARFLAGS ：函数库打包程序AR命令的参数。默认值是“rv”。
ASFLAGS ：汇编语言编译器参数。（当明显地调用“.s”或“.S”文件时）。
CFLAGS ：C语言编译器参数。
CXXFLAGS ：C++语言编译器参数。
COFLAGS ：RCS命令参数。
CPPFLAGS ：C预处理器参数。（ C 和 Fortran 编译器也会用到）。
FFLAGS ：Fortran语言编译器参数。
GFLAGS ：SCCS “get”程序参数。
LDFLAGS ：链接器参数。（如：“ld”）
LFLAGS ：Lex文法分析器参数。
PFLAGS ：Pascal语言编译器参数。
RFLAGS ：Ratfor 程序的Fortran 编译器参数。
YFLAGS ：Yacc文法分析器参数。

开始写Makefile

文件中程序目录如下图

使用自动变量的Makefile

CC=g++
CPPFLAGES=-lpthread -Wall -std=c++11
 EXEC=main
OBJS=main.o threadpool.o condition.o
 .PHONY:clean
 
 $(EXEC):$(OBJS)
     $(CC) $^ -o $@ $(CPPFLAGES)
 $(OBJS):%.o:%.cpp
     $(CC) -c $< -o $@ $(CPPFLAGES)

　　NOTE：$(OBJS):%.o:%.c中 %.o:%.c 是将 $(OBJS) 中以 .o 结尾的文件替换成以 .c 结尾的文件。（静态模式）

自动推导规则

　　使用命令 make 编译扩展名为 .c 的 C 语言文件的时候，源文件的编译规则不用明确地给出。这是因为 make 进行编译的时候会使用一个默认的编译规则，按照默认规则完成对 .c 文件的编译，生成对应的 .o 文件。它执行命令 cc -c 来编译 .c 源文件。在 Makefile 中只需要给出需要重建的目标文件（一个 .o 文件），make 会自动为这个 .o 文件寻找合适的依赖文件（对应的 .c 文件），并且使用默认的命令来构建这个目标文件。

　　对于上边的例子，默认规则是使用命令cc -c main.c -o main.o来创建文件 main.o 。对一个目标文件是“文件名.o“，依赖文件是”文件名.c“的规则，可以省略其编译规则的命令行，由 make 命令决定如何使用编译命令和选项。此默认规则称为 make 的隐含规则。

　　这样，在书写 Makefile 时，就可以省略掉描述 .c 文件和 .o 依赖关系的规则，而只需要给出那些特定的规则描述（.o 目标所需要的 .h 文件）。因此上面的例子可以使用更加简单的方式书写， Makefile 文件的内容如下：

CC=g++
CPPFLAGS=-Wall -lpthread -std=c++11
 EXEC=main
OBJ=main.o threadpool.o condition.o
 .PHONY:clean

 $(EXEC):$(OBJ)
    $(CC) -o $(EXEC) $(OBJ) $(CPPFLAGS)

 clean:
    rm -rf $(EXEC)
    rm -rf $(OBJ)

　　chmod a+x $(TARGET)表示把helloworld强制变成可执行文件。