tq

1.basic concepts

　　1.1　　model　　

　　　　1.1.1　　register-to-register　　:静态时序分析，同步逻辑设计

　　　　1.1.2　　Tskew=Tc2d-Tc2s;[-a,+b];

　　　　1.1.3　　launch & latch :launch->data_arrival; latch->clock_arrival; data_required(tsu)=clock_arrival-tsu; data_required=clock_arrival+th

　　1.2　　equations

　　　　1.2.1　　setup = data_required - data_arrival

　　　　1.2.2　　hold = data_arrival - data_required

　　　　1.2.3　　data_required = clock - output_delay (note output delay is on data path)