(笔记)使用内部振荡时钟的新发现

近日,在网上看到一篇文章《让没有晶振的生活成为可能——UFM.[CPLD] 》,

在使用MAX II 芯片集中的EPM241T100C5时,可以使用其内部晶振产生倍频时钟,我对此深表怀疑,而且经过实例验证得知此方法着实不符合实际情况。

下面这摘自原作者:


 

 
 
期间我尝试了下 发现结果与原作者的意思有点不同,假如例化时输出的CLK为5.56MHZ,
按照上面的意思结果会出现倍频的效果,也就大约为10MHZ。
可是我发现,输出不但没有倍频,反而是二分频,大约为2.74MHZ,
而且其占空比约为3.14。
 
我用modelsim-altera作gate level simulation其波形如下:
 
 

因此:我觉得原作者的结果应该不对的,即不但不会出现倍频的效果,反而是占空比非50%(实际上占空比为314%)的二分频效果。
 
注:仁者见仁,智者见智。欢迎读者发表自己的意见!
作者:tdyizhen1314(一位从事软硬件开发十年以上的老兵的故事,希望与大家一起交流,共同进步) 邮箱:495567686@qq.com
原文地址:https://www.cnblogs.com/tdyizhen1314/p/1799727.html