FPGA 学习—— 测试模块 ADF7012

今天的成果：

ADF7012 SPI时序：

ADF7012完整配置时序：

但是实际板上未时序最终效果。当配置数据由外部输入时，0错误，为了配合实际板子工作，将配置数据改为内部设置，并且EN信号和INIT初始化信号均直接设成1，如果RST放置不置位一下，出不来波形，

且实际板子上没有输出~ 待明天再检查下