本项目实现的是一个32位单核RISC-V处理器(tinyriscv)，采用verilog语言编写，只求以最简单、最通俗易懂的方式实现RISC-V指令的功能。tinyriscv处理器有以下特点：
1.支持RV32IM指令集，通过RISC-V指令兼容性测试；
2.采用三级流水线，即取指，译码，执行；
3.可以运行C语言程序；
4.支持JTAG，可以通过openocd读写内存(在线更新程序)；
5.支持中断；
6.支持总线；
7.支持FreeRTOS；
详细内容和源码见 码云：https://gitee.com/liangkangnan/tinyriscv
总体框架：
