原文地址：http://hi.baidu.com/goatdai/item/cc33671545d89243e75e06ad
常用到的存储器包括SDRMA、SRAM、FLASH、Onchip_memory，这些存储器的作用各不相同，但他们在NIOS II的启动过程中发挥了重要的作用。下面就以NIOS II 的启动过程来理解上面这些存储器。
首先看看在sopc builder中reset address和nios IDE中System Library中的program memory(.text)、read-only data memory(.rodata)等
这几个地址的关系和作用，根据altera 的文档解释如下：
.text :代码执行区
.rodata:只读数据区，存放静态全局变量
.rwdata:可读写数据区,存放可读写变量和指针变量
.bss:未初始化变量区
（说明：reset address 指定的是最终全部软件程序代码下载到的地方，并且程序从reset address 启动,text address 指定的是程序运行的地方,rodata address 指定的是只读数据的存放地方）
以上的几个地址在设计的时候，都需要你根据实际情况来选择，可能的选项就是上面我们列举的几个存储器，NIOS II复位后就从reset的地址开始执行代码。
接下来如何进行呢？
如果我们将reset地址指向flash的话，并且在NIOS IDE中System Library中的选项都设为flash的话，那么就表示下载的时候程序代码会下载到flash芯片上，并且程序也在flash中运行。这是最简单的方式，下面介绍要另外一种方式。
上面那种方式的程序是在flash中运行，这样对运行速度有影响，也容易损坏flash芯片。所以通常我们会把程序放到SDRAM中运行，下面是我从网上copy过来的一段关于FLASH和SDRAM 的区别：
FLASH：非易失存储器，简单的讲就是掉电之后里面的存储数据不会丢失，在嵌入式系统中用作存储Bootloader以及操作系统或者程序代码或者直接当硬盘使用（U盘）。一般主要使用的FLASH有NOR和NAND，一般小容量的用NOR因为其读取速度快，多用来存储操作系统等重要信息，大容量的用NAND，如U盘，可以在线擦除。FLASH的存贮组织为分页型的，对其的操作分为擦除和编程，必须先擦除再编程，操作方式是通过向FLASH写入一定的命令序列来实现不同的操作。
SDRAM：同步动态随机存储器，就是我们PC机或者嵌入式系统CPU需要用的内存。同步体现在其每个操作都是在时钟的上跳延，而这个时钟是用的系统时钟，与系统时钟同步；动态体现在其基本存贮单元是由一个MOS管和一个电容组成，必须每个一段时间（一般不大于64ms）对其刷新，不然其存贮内容会丢失，RAM体现在其掉电之后存储内容会丢失，与FLASH的最大区别。SDRAM最大的几个特点我觉得1.分bank，row，col的存储管理方式，要定位一个存储单元需要知道bank，row，col三个地址。其row地址和col地址线复用，先送row地址再送col地址。2.每操作一次先要act（相当于打开），最后要“refresh”（刷新）。3.每隔一段时间必须对所有存贮单元进行“refresh”。4.brust mode(突发模式)加快读写时间。
要让程序在SDRAM中运行，只需将text address选为SDRAM就OK！但从上面的描述我们知道，SDRAM掉电之后数据都会丢失，怎么能用来存储程序代码呢？不急！办法是有的，下面就听我慢慢道来....
不是有个flash吗？它可是不会因为掉电而丢失数据的，所以我们将所有的程序都配置到flash中去，依然让reset指向flash，很奇怪吧，什么也没变啊？怎么让程序运行在SDRAM中呢？ 这时候我们需要一位助手——bootloader,这是一段引导程序,它会由NIOS根据你的设置自动生成。它会把存放在Flash中的相关的程序段搬到他们需要运行的地方，就是我们设置的SDRAM中，如果是onchip_memory的话，程序就搬到onchip_memory里面去了。这样的话，不仅实现了程序的掉电存储而且还让它在SDRAM中运行了。
目录
1 概述
2 几种常见的boot方式
2.1 从EPCS串行存贮器中boot
2.2 从外部CFI 并行flash中boot
3 从EPCS中boot
3.1 EPCS控制器的bootloader分析
3.2 EPCS控制器
3.3 EPCS串行存贮器件
4 从并行flash中boot
4.1 并行flash配置控制器
4.2 直接在Flash中运行程序
4.3 在RAM中运行程序
5 Bootloader解读
5.1 boot_loader.s解读
5.2 boot_loader_epcs_bits.s解读
5.3 boot_loader_cfi_bits.s解读
6 Crt0.s解读
1 概述
Nios II 的boot过程要经历两个过程。
FPGA器件本身的配置过程。FPGA器件在外部配置控制器或自身携带的配置控制器的控制下配置FPGA的内部逻辑。如果内部逻辑中使用了Nios II，则配置完成的FPGA中包含有Nios II软核CPU。 Nios II本身的引导过程。一旦FPGA配置成功后，Nios II 就被逻辑中的复位电路复位，从reset地址开始执行代码。Nios II 的reset地址可以在SOPC builder的“Nios II More‘CPU’setting”页表中设置。
2 几种常见的boot方式
2.1 从EPCS串行存贮器中boot
这种boot方式，FPGA的配置数据和Nios II的程序都存放在EPCS器件中。FPGA配置数据放在最前面，程序放在后面，程序可能有多个段，每个段前面都插有一个“程序记录”。一个“程序记录”由2个32位的数据构成，一个是32位的整数，另一个是32位的地址，分别用于表示程序段本身的长度和程序段的运行时地址。这个“程序记录”用于帮助bootloader把各个程序段搬到程序执行时真正的位置。EPCS是串行存贮器，Nios II 不能直接从EPCS中执行程序，它实际上是执行EPCS控制器的片内ROM的代码（即bootloader），把EPCS中程序的搬到RAM中执行。
2.2 从外部CFI 并行flash中boot
这种boot方式还可以分为2种情况。
程序直接在flash中运行。这种情况程序不需要另外的bootloader，Nios II 复位时reset地址（指向flash内部）开始执行程序，程序必须有启动代码用于搬移.rwdata段（因为.rwdata段是可读写的不能存放在flash中），同时如果.RODATA段和.EXCEPTIONS段连接时没有指定在flash中话（比如在RAM中），也会被搬到RAM中，并对.bss段清零，设置栈的指针。这些工作都在Crt0.s中完成。 程序在RAM（包括On-chip Ram，SDRAM，SSRAM…泛指一般的RAM）中运行。这种情况需要有一个专门的bootloader，它把存放在flash中的各个程序段搬到程序执行时各个段真正的位置。
3 从EPCS中boot
要支持Nios II从EPCS中boot首先要求FPGA器件要支持主动串行配置。Altera的Cyclone，Cyclone II和Stratix II系列的FPGA支持主动串行配置。直到Nios II 5.1版本，Nios II 从EPCS中boot在Stratix II系列的FPGA上实现上仍有问题。所以这种方式主要用于Cyclone和Cyclone II系列的器件。
为了实现这种boot方式，用户必须在SOPC builder中添加一个EPCS控制器，无须给它分配管腿，Quartus II 会自动给它分配到专用管腿上。添完EPCS控制器后，SOPC builder会给它分配一个base address，这个地址是EPCS控制器本身携带的片上ROM在Nios II系统中的基地址，这个ROM存有一小段bootloader代码，用于引导整个过程。所以，必须在SOPC builder的“Nios II More‘CPU’setting”页表中把reset地址设置为这个基地址，使得Nios II 复位后从这个地址开始执行以完成整个引导过程。
3.1 EPCS控制器的bootloader分析
EPCS控制器带有一块片内ROM，内有Bootloader代码，Nios II 就靠这段代码完成boot过程。它把EPCS里的Nios II程序映象复制到RAM中，然后跳转到RAM中运行。由于程序映象是由elf2flash输出的，bootloader对被搬运的程序映象的位置和结构的解读必须和elf2flash工具一致。FPGA的配置数据从EPCS偏移为0的地址开始存放，紧挨着配置数据后面是一个32位的整数，指示程序段的长度，接着是一个32位的地址，指示程序执行时该程序段的地址，我们把这个长度和地址一起称为“程序记录”，“程序记录”随后就是程序段映象。一个程序可能有多个程序段，所以也就有多个“程序记录”和程序段映象。Bootloader必须知道FPGA配置数据的长度以读取配置数据后面的内容，不同型号的FPGA的配置数据长度是不同的，所以必须读取配置数据的头部信息获取配置数据的长度，进而逐个读取程序段映象的长度和运行时地址，然后把程序段映象搬到目的运行时地址。为了存取EPCS，bootloader构造了一些位置无关汇编代码。