基于quartus学习
1、学习目标
quartus是altera的FPGA设计软件，用起来的感觉要比xilinx快。这里可以使用其完成各种基本的设计（就是不使用非必须IP核），一些基础的实验都可以在这个上面完成。目标就是利用一块开发板，完成verilog语法部分的验证（这是另外一部分的学习，有时候会需要板级验证），实现对2000代码量以下的小型工程的独立设计。
2、学习计划
由于前面已经完成了板上各种基本资源的调用测试，这里要求每一次的设计都要在500代码量以上，也就是至少有一个顶层和3个子模块。时间一般以一周为宜。