(转)存储芯片入门漫谈

最近,清华紫光,武汉新芯在存储芯片领域动作频频,让大家把目光投向了以前被忽略的存储芯片。长期以来,在CPU,GPU,基带等“先进”芯片聚光灯的掩盖之下,存储芯片一直处在默默无闻地步,不过,任何一个涉及到数字IC的产品,小到银行卡,大到服务器,都不可能离存储芯片而存在,因为一代宗师冯诺依曼曾指出现代计算机控制的核心,是指令和数据两部分,而指令和数据并不是存在空中楼阁的,必须存储在相关存储芯片中。今天存储芯片的市值规模已经远远高于CPU或基带等任何一个单一IC种类,不幸的是,在新芯紫光没有量产之前,国内存储芯片几乎100%依赖进口。

    抛开掉电就丢失数据的DRAM SRAM不说,市场上主流的掉电还能保存数据的存储芯片主要有,EEPROM,NOR FLASH, NAND FLASH,EMMC, UFS。其中EEPROM历史最为悠久,容量在几KB到1MB左右,非常非常小,但其使用发读写/擦除命令规则方便,直到今天他还广泛应用在低端嵌入式,比如电视机的遥控器,交通卡,因为这些系统的程序非常简单,几百KB就可以完全存放下代码和数据。

     在EEPROM之后,英特尔为了解决EEPROM容量不够的问题,在80年代末发明了NOR FLASH,NOR的容量有所提升,大概在几MB到几十MB左右,尽管容量也不大,但由于工艺结构特殊,价格却相对昂贵。在智能手机出现以前,红遍全球的诺基亚用的就是NOR芯片,如今NOR仍然有一定市场,他应用领域面向高端嵌入式控制,主打的是可靠性,往往用在通信基站,单反相机,工业机器人等相对“不差钱”的领域。

     90年代末,三星接棒英特尔,简化了NOR的电路结构,发明了NAND FLASH,一举使存储芯片的容量步入超过100MB量级。与NOR和EEPROM相比,目前所有主流的消费类大容量存储器如U盘,固态硬盘,都由NAND FLASH构成。由于NAND FLASH简化了电路,使其更容易被“做小压缩”,NOR公认的工艺极限在40nm左右,而NAND的量产工艺则早就突破了16nm,因此其容量也水涨船高到GB量级。

    当然NAND简化电路来达到扩大容量的目的,并不是没有代价的,其代价是牺牲了可靠性,比如NAND允许出现2%-3%的存储单元损坏,这是一个比较奇葩的事情,不管存代码,还是存照片存游戏,任何用户都不希望自己的东西丢失了。于是,一种新的芯片EMMC横空出世了。

    EMMC最广泛用于智能手机上,买手机所谓16G或者32G容量指的就是EMMC芯片的容量。EMMC的本质仍然是NAND,但在存储芯片内多封装了一个微控制器(micro controller),一般是ARM单片机,少数老式芯片还用51单片机。微控制器的目的在于,将比较娇气的NAND“管理”起来,所以EMMC类的芯片也被称为manage NAND。在EEPROM/NOR/NAND芯片上,用户读写的地址均为芯片物理地址,即根据存储地址,高手可以解析出其存放在阵列结构的哪一行哪一列,而在EMMC上,所有用户读写地址都是逻辑地址,要经过micro controller换算成物理地址,这个过程类似于CPU的MMU内存管理单元,也类似于windows文件系统的映射表。总之,micro controller的加入把NAND芯片遇到损坏,读写纠错,损耗均衡,碎片管理等问题在芯片内部就一并解决了,使存储芯片不再只是简单的读写,而更加“智能化”。然而这种解决方案带来新的问题就是,micro controller自己要占用约5%-10%的NAND存储空间,这是为了存放自己的运算资源,同时预留一部分空间对坏块进行替换。这就是为什么16G的空间往往只能看到15G的大小。另外这种所谓NAND+ micro controller的模式现在已经通用于所有大容量存储产品中,比如常见的SD卡,可以说就是EMMC一个“马甲”。

     EMMC在设计之初,为了保持和以前NAND/NOR的兼容性,采用了8个IO并行读写数据,这以今天的技术标准来看无疑落后的。最近10年里,大量的并行接口由于受到速度和时序限制,被串行接口所取代,比如硬盘的IDE接口被SATA取代,主板上的PCI被PCIE取代,打印机的并口被USB取代。于是这2年里,三星提出了新一代的存储芯片UFS以取代EMMC。其本质仍然是micro controller + NAND 结构,但外部接口套用了SATA的协议,全串行输入输出,差分信号,并且没有时钟线,时钟嵌入数据传输,其速度可达600MB/S,而EMMC最高是400MB/S。目前UFS只有三星一家可以投产,用在了其自家的三星S7旗舰机上。最新发布的小米5也采用了三星UFS,被其吹为“黑科技”。另外,好东西苹果当然也不可能拉下,iphone6s采用了苹果自研的NVMe存储芯片,其内容不对外开放,但基于猜测是类似于UFS,其接口是基于串行PCIE协议,核心仍然是micro controller + NAND。

 

注:转自周捷 E课网

参考文献:

[1] 原文地址: https://mp.weixin.qq.com/s?__biz=MzIwMDQzMDcxNg==&mid=2649724879&idx=1&sn=a3c0e9fd79335fa911d5dd5855d59cd0&scene=1&srcid=0729sT8IlvRH57Ly7amnDOQn&pass_ticket=%2BIxjMdFgjcITPFer9u0hZil2GbwkSLEZOCf6zLNuK2jKfwCipqr2el59fNo818xE#rd

原文地址:https://www.cnblogs.com/dpc525/p/5774950.html