fpga常用技巧设计总结

分享一些总结,大家时不时读一读,需要时就用得上了
【计数器推理总结】
计数器推理过程总结:计数器要数什么=》加1条件;计数器要数多少个=》结束条件;计数器要数的个数不同=》变量法;变量如何区分=》现在信号能否区分=》不能就加FLAG;计数器加1区域无法用已有信号区分=》增加FLAG;一般信号设计=》考虑变化点的条件;找最小周期=》最小计数器。
【FIFO,推理总结】

FIFO,推理过程总结:进来的数据要缓一下才能出去=》用FIFO;等收到XX/整个包文后才能发送=》用信息FIFO的空信号;写侧的信息要传给读侧=》用信息FIFO的数据;读使能=》一定要包括空信号;信息FIFO的读使能=》在处理最后时刻读清;是否存有完整的包文=》看空信号;存有多少个完整包文=》看信息FIFO的USEDW;FIFO一定用SHOW AHEAD模式;rdreq和q的关系相当于vld和data
【SIGNALTAP推理总结】

1. 确认“有没有”=》捕捉一次下升沿/下降沿;2. 确认“个数对不对”=》用多个segment;3. 深度不够=》删除无用信号,保留核心信号;4. 看的时间不够长=》增加RAM深度;5. 数据值正不正确=》捕捉VLD,看VLD有效时刻;6.看触发点之前信号=》用POST模式;7. 信号被优化=》用综合原语避免优化。

原文地址:https://www.cnblogs.com/cofin/p/6915181.html