关于verilog的语法

always@(posedge clk)
begin
    q1 = q1 + i1;
    q2 = q1;
end

仿真结果

【推广】 免费学中医，健康全家人
原文地址：https://www.cnblogs.com/cheetah/p/2960356.html