Design compiler 无法读取文件.md
Error: Cannot read file '/home/IC/Public/HDLBits/m2014_q4d/top_module.v'. (UID-58) No designs were read
自己手动在DC中 read 文件时，首先就会显示无法读取文件夹的那个名词，然后就是verilog设计的名称。
解决方法：文件夹的名称多打了一个空格。。。。然后，run.tcl里的文件夹路径名称没有那个空格，所以一直报无法读取文件的错误。修改文件夹的名称就好。