状态机的一个重要应用就是控制时序状态机数据通道上的寄存器操作，而该时序状态机已被划分为控制器和数据通道。控制器可用ASM图来描述，我们修改ASM图的目的就是把它链接到状态机所控制的数据通道上。当控制器的状态沿着数据通道发生转移时，通过标注每个数据通道指出来哪些在相关数据通道单元中所发生的并发寄存器操作。以这种方式连接到数据通道的ASM图，被称为算法状态机和数据通道（ASMD）图。ASMD图是从有限状态机数据通道范例得来的，这种有限状态机数据通道到范例在其他著作中时有引用，同时也是一种表述所有硬件设计的通用模型。
在通过把时序状态机数据通道的设计从控制器的设计中分离出来，并在两个单元之间保持清晰联系的情况下，ASMD图有助于阐明这样的时序状态机设计方法。与状态转移并行发生的寄存器操作是在图的通道上标记的，而不是在通道上的条件框中或者状态框中标注的，因为这些寄存器不是控制器的一部分。由控制器产生的输出是那些控制器数据通道寄存器的信号，以及引发ASM图上标注的寄存器操作的信号。
摘自Verilog HDL高级数字设计 第5章