Quartus II 主要用于Verilog的开发，他是开发FPGA的利器，但他需要和modelsim相互配合，才能实现它的编写和仿真。modelsim是第三方的EDA，需要另外安装，对于Quartus开发的项目，需要我们使用Testbench方法，才能在modelsim中进行仿真。
modelsim 软件链接：http://pan.baidu.com/s/1i3D5CHJ 密码：grix
==== Step1 ====
Processing -> Start -> Start Testbench Template Writer生成针对工程的Testbench模板文件。
使用File -> Open打开在工程的simulation目录下的Testbench文件ex.vt，其内容如下：
`timescale 1 ps/ 1 ps
module ex_vlg_tst();
// constants
// general purpose registers
reg eachvec;
// test vector input registers
reg a;
reg b;
// wires
wire equal;
// assign statements (if any)
ex i1 (
// port map - connection between master ports and signals/registers
.a(a),
.b(b),
.equal(equal)
);
initial
begin
// code that executes only once
// insert code here --> begin
// --> end
$display("Running testbench");
end
always
// optional sensitivity list
// @(event1 or event2 or .... eventn)
begin
// code executes for every event on sensitivity list
// insert code here --> begin
@eachvec;
// --> end
end
endmodule
修改.vt文件满足自己需求。
==== Step2 ====
执行Assigments -> Settings -> EDA Tool Settings -> Simulation设置仿真参数
一路OK之后，执行Tools -> Run Simulation Tools -> RTL simulation则弹出Modelsim的仿真界面，自此就可以进行仿真分析了。