参考资料：
1. http://blog.chinaunix.net/uid-20797642-id-2495244.html
2. http://www.techbulo.com/708.html
3. 《Intel微处理器》
4. http://blog.csdn.net/cbl709/article/details/7523951
5. 操作系统类指令：http://blog.chinaunix.net/uid-49717-id-2392897.html
6. http://blog.chinaunix.net/uid-24410388-id-34060.html
7. Intel® 64 and IA-32 Architectures Software Developer Manuals
这些不可见寄存器是入门OS原理的钥匙。主要有Cache、GDTR、LDTR、IDTR以及TR。它们工作在保护模式下。不可见的意思是程序不可见的意思。^_^
1. Cache，即高速缓冲存储器，非1级缓存后2级缓冲。当一个新段号放入到段寄存器后，微处理器访问某一描述符表，并将描述符装入该段寄存器的程序不可见高速缓冲存储器，期且一直保存在此处。
2. GDTR（global descriptor table register，全局描述符表寄存器）：包含存放全局描述符表GDT的32位线性基地址和16位表长度值。由于描述符表的最大长度为64KB，所以每个表的界限为16位。当工作于保护模式时，全局描述符表地址和它的界限被装入到GDTR。在加电或复位后，默认基地址为0，默认长度为0xFFFF。在保护模式初始化过程中，必须给GDTR加载一个合法的值。指令LGDT和SGDT分别用于加载和保存IDTR寄存器的内容。
3. LDTR（local descriptor table register，局部描述符表寄存器）：局部描述符表的位置是从全局描述符表中选择的（即，包含LDT表的段必须在GDT表中有一个段描述符项），为寻址局部描述符表，需建立了一个全局描述符，LDTR本身存了一个段选择子，通过段描述符确定其32位基地址和表长。为访问局部描述符表，将选择子装入LDTR，如同在段寄存器中装入选择子一样。这个选择子访问全局描述符表，并且将局部描述符表的基地址、界限和访问权限装入LDTR的高速缓冲存储区。指令LLDT和SLDT分别用于加载和保存IDTR寄存器的内容。
图1 GDTR与LDTR的联系
4. IDTR（interrupt descriptor table register，中断描述符寄存器）：中断描述符寄存器用于存放中断描述符表IDT的32位线性基地址和16位表长度值。指令LIDT和SIDT分别用于加载和保存IDTR寄存器的内容。加电后或复位后，基地址默认为0，长度默认为0xFFFF。在使用保护模式之前，必须初始化中断描述符表和IDTR。
5. TR（task register，任务寄存器） 包含当前任务TSS段的16位段选择子、32位基地址、16位段长度和描述符属性值。它引用GDT表中的一个TSS类型的描述符。指令LTR和STR分别用于加载和保存TR寄存器的内容。当使用LTR指令把选择符加载进任务寄存器时，TSS描述符中的段基地址、段限长度以及描述符属性会被自动加载到任务寄存器中。任务通常就是过程或应用程序。过程或应用程序的描述符存储在全局描述符表中，因此可通过优先级控制它的访问。任务寄存器允许在约17us内完成上下文或任务的切换。任务切换机制使微处理器在足够短的时间内实现任务之间的切换，也使多任务系统以简单而有序的方式从一个任务切换到另一个任务。
6. 当TI = 0时，表示段描述符在GDT中。
图2 段描述符在GDT中
7. 当TI = 1时，表示段描述符在LDT中。
图3 段描述符在LDT中